快科𽤁�日消息，在今年的CES 2026大展上，AMD展示了全球首款采用台积񉐔nm的新一代Zen6 EPYC Venice处理器，近日网上流出新爆料，揭露了更多官方尚未公开的架构细节。

AMD在Venice上将核心数推向了新的高度，其中Zen 6C架构的版本最高可�核，这一设计通过更高密度的CCD和全新的双IO Die架构实现。

爆料信息显示，EPYC Venice的核心提升主要得益于新一代Zen 6C CCD，每颗Zen 6C CCD可容�颗核心，较前一代Zen 5C�核设计直接翻倍，使AMD能在仅使񉎘颗CCD的情况下，达到更高�核心配置。

此外，缓存配置也得到了升级，每颗Zen 6C CCD内�MB L3缓存，使得整颗处理器的L3缓存总容量高񙵭GB。

在制程策略上，EPYC Venice的CCD采用台积񉐔纳米（N2P）制程，以追求极致性能；而负责I/O的IO Die则维𽸐纳米制程。

值得注意的是，EPYC Venice改用了双IO Die架构，两颗IO Die的总面积�mm²，远超前代的单一IO Die设计。

这意味着内存通道、PCIe与CXL扩展能力将大幅提升，更有利于支持AI服务器中GPU与高速网络设备的密集部署。